Зменшення часу аналого-цифрового перетворення

А. С. Сидоренко, А. Ф. Бондаренко

Анотація


В роботі пропонується принцип побудови і алгоритм функціонування структури, що здійснює операцію аналого-цифрового перетворення, на основі паралельного з’єднання АЦП. Реалізація запропонованого рішення не потребує використання дорогих швидкодіючих АЦП і дозволяє скоротити затримку між моментом вибірки та отриманням даних на виході перетворювача в порівнянні з АЦП конвеєрного типу

Ключові слова


Аналого-цифровий перетворювач; розрядність; швидкодія; час перетворення; паралельне з’єднання

Повний текст:

PDF (Русский)

Посилання


Васильев К. К. Теория автоматического управления (следящие системы): Учебное пособие. – 2-е изд. – Ульяновск, 2001. – 98 с.

Кестер У. Какая архитектура АЦП подходит для вашей задачи? / Уолт Кестер // Современная электроника. – 2008. – № 3. – С. 14-21.

Решетнік О. О. Високопродуктивні АЦП із змінними тривалостями тактів порозрядного наближення з ваговою надлишковістю: автореф. дис. на здобуття наук. ступеня канд. техн. наук: спец. 05.13.05 / Олександр Олександрович Решетнік. – Вінниця, 2011. – 19 c.

Староверов К. Аналого-цифровые преобразователи для промышленных применений / Константин Староверов // Новости электроники. – 2009. – № 7. – С. 17-20.

Kester W. The Data Conversion Handbook. – London: Elsevier/Newnes. – 2005. – 976 p.

ADS930 8-Bit, 30MHz Sampling Analog-To-Digital Converter [Електронний ресурс] / Режим доступу: http://www.ti.com/lit/ds/symlink/ads930.pdf.


Пристатейна бібліографія ГОСТ




Посилання

  • Поки немає зовнішніх посилань.